Naukowiec Wychowawca Działacz społeczny Senator RP Multimedia Kontakt

Publikacje

  • Rok 2014

    1. M. Bubak, M. Turała, K. Wiatr: Proceedings of the CGW Workshop 2014 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2014, 137 s.
    2. J. Kitowski, K. Wiatr, Ł. Dutka …: Development of domain-specific solutions within the Polish infrastructure for advanced scientific research, Proc. of the Conference: Parallel Processing and Applied Mathematics PPAM 2013, Lecture Notes in Computer Science; Berlin-Heildelberg-New York, Springer-Verlag, 2014, s.. 237–250
    3. M. Wielgosz, R. Fr±czek, M. Pietroń, P. Russek, K. Wiatr: Development of the opinion polls system. Proceedings the High Performance Computer Users’ Conference KU KDM 2014, Kraków, 2014, s.39-40
    4. J. Kitowski, K. Wiatr, Ł. Dutka, T. Szepieniec, M. Sterzel, R. Paj±k: Domain-specific services in Polish e-infrastructure, eScience on distributed computing infrastructure : achievements of PLGrid Plus domain-specific services and tools, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2014, s. 1–15
    5. M. Bubak, J. Kitowski, K. Wiatr: eScience on distributed computing infrastructure : achievements of PLGrid Plus domain-specific services and tools (eds.), Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2014, 524 s.
    6. M. Karwatowski, M. Wielgosz, P. Russek, S. Koryciak, R. Fr±czek, M. Pietroń, E. Jamro, A. D±browska-Boruch, K. Wiatr: FPGA-based low-energy cluster for acceleration of the document similarity analysis. Proceedings of the CGW Workshop 2014, Kraków 2014, s. 57-58
    7. M. Pietroń, M. Wielgosz, K. Wiatr: Implementacja oraz porównanie algorytmów tekstowych w ¶rodowiskach przetwarzania równoległego na przykładzie procesorów wielordzeniowych i kart graficznych — Multicore and GPGPU implementation of chosen text algorithms, Pomiary, Automatyka, Kontrola, 2014, vol. 60, nr 5, s. 301-304
    8. M. Łach, S. Koryciak, A. D±browska-Boruch, K. Wiatr: Implementation of a stop-words elimination system in FPGA using VHDL. Proceedings the High Performance Computer Users’ Conference KU KDM 2014, Kraków, 2014, s.29-30
    9. M. Wielgosz, M. Janiszewski, P. Russek, M. Pietroń, E. Jamro, K. Wiatr: Implementation of a system for fast text search and document comparison, Intelligent tools for building a scientific information platform: from research to implementation. Studies in Computational Intelligence, Berlin-Heidelberg-New York, Springer-Verlag, 2014, s. 173–186
    10. Ł. Góra, D. Balawender, A. D±browska-Botuch, M. Wielgosz, K. Wiatr: Impulse-C design methodology: a case study of the Matrix multiplication module, Modelling and identification algorithms for emerging applications in data and signal processing, Łódź, Wydawnictwo Politechniki Łódzkiej, 2014, s. 83–93
    11. K. Wiatr, J. Kitowski, M. Bubak: Proceedings the High Performance Computer Users’ Conference KU KDM 2014 (eds.), Academic Computer Centre Cyfronet AGH, Kraków, 2014, 98 s.
    12. S. Koryciak, M. Barszczowski, A. D±browska-Boruch, K. Wiatr: Medical visualizer 3D: hardware controller for DMD module, Image Processing & Communications : an International Journal ; 2014, vol. 19, no. 2–3, s. 15–23.
    13. K. Rybak, E. Jamro, M. Wielgosz, K. Wiatr: Optymalizacja kompresji Huffmana pod k±tem podziału na bloki — Optimization of Huffman compression employing different block sizes, Pomiary, Automatyka, Kontrola, 2014, vol. 60, nr 7, s. 519-521
    14. M. Balcerak, T. Strzebak, P. Russek, S. Koryciak, K. Wiatr: Pattern searching scheme using CPU & FPGA. Proceedings of the CGW Workshop 2014, Kraków 2014, s. 59-60
    15. J. Kitowski, K. Wiatr, Ł. Dutka, T. Szepieniec, M. SAterzel, R. Paj±k: PL-Grid programme – development of IT platforms and domain-specific services in the National Grid Infrastructure for Polish science. Proceedings of the CGW Workshop 2014, Kraków 2014, s. 11-13
    16. J. Kitowski, K. Wiatr, Ł. Dutka, T. Szepieniec, M. Sterzel, R. Paj±k: Progress and future plans for PL-Grid development. Proceedings the High Performance Computer Users’ Conference KU KDM 2014, Kraków, 2014, s.7-8
    17. M. Wielgosz, D. Żurek, M. Pietroń, A. D±browska-Boruch, K. Wiatr: Równoległa implementacja algorytmu winnowing dla operacji strumieniowej analizy tekstu — Parallel winnowing implementation for text stream analysis, Pomiary, Automatyka, Kontrola, 2014, vol. 60, nr 7, s. 309-312
    18. E. Jamro, T. Pabi¶, P. Russek, Wiatr K.: The algorithms for FPGA implementation of sparse matrices multiplication, Computing and Informatics, Slovak Academy of Sciences, 2014, vol. 33, no. 3, s. 667-684
    19. M. Pietroń, M. Wielgosz, A. Dewera, P. Russek, K. Wiatr: The comparison of many and multi-core implementation of PCA algorithms used for text analysis. Proceedings the High Performance Computer Users’ Conference KU KDM 2014, Kraków, 2014, s.27-28
    20. P. Russek, K. Wiatr: The regular expression matching algorithm for the energy efficient reconfigurable SoC, Proc. of the Parallel Processing and Applied Mathematics PPAM 2013, Lecture Notes in Computer Science; Berlin-Heildelberg-New York, Springer-Verlag, 2014, s.. 545–556

  • Rok 2013

    1. M. Pietroń, D. Żurek, P. Russek, M. Wielgosz, E. Jamro, K. Wiatr: Accelerating aggregation and complex SQL queries on a GPU. Proceedings the High Performance Computer Users’ Conference KU KDM 2013, Kraków, 2013, s.21-22
    2. M. Pietroń, P. Russek, K. Wiatr: Accelerating select where and select join queries on a GPU, Computer Science, Kraków ; 2013, vol. 14, no. 2, s. 243–252
    3. M. Pietroń, M. Wielgosz, D. Żurek, E. Jamro, K. Wiatr: Comparison of GPU and FPGA implementation of SVM algorithm for fast image segmentation, Proc. of the ARCS 2013 :- Architecture of Computing Systems International Conference, Lecture Notes in Computer Science; Berlin-Heildelberg-New York, Springer-Verlag, 2014, s.. 292–302
    4. D. Żurek, M. Pietroń, M. Wielgosz, K. Wiatr: Comparison of hybrid sorting algorithms implemented on different parallel hardware platforms. Proceedings the High Performance Computer Users’ Conference KU KDM 2013, Kraków, 2013, s.23-24
    5. M. Bubak, M. Turała, K. Wiatr: Proceedings of the Cracow Grid Workshop 2013 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2013, 100 s.
    6. B. Cyganek, K. Wiatr: Design of parallel architectures of classifiers suitable for intensive data processing, ICNS 2013, Proc. of the International Conference on Networking and Services, 2013, Lisbon, s. 14–19
    7. E. Jamro, K. Wiatr: Implementacja w układach FPGA dekompresji danych zgodnie ze standardem Deflate — FPGA implementation of Deflate standard data decompression, Pomiary, Automatyka, Kontrola, 2013, vol. 59, nr 8, s. 739-741
    8. A. D±browska-Boruch, G. Gancarczyk., Wiatr K.: Implementation of a RANLUX based pseudo-random number generator in FPGA using VHDL and Impulse C, Computing and Informatics, Slovak Academy of Sciences, 2013, vol. 32, no. 6, s. 1272-1292
    9. E. Jamro, M. Wielgosz, P. Russek, M. Pietroń, D. Żurek, M. Janiszewski, K. Wiatr: Implementation of algorithms for fast text search and files comparison. Proceedings the High Performance Computer Users’ Conference KU KDM 2013, Kraków, 2013, s.83-84
    10. K. Wiatr, J. Kitowski, M. Bubak: Proceedings the High Performance Computer Users’ Conference KU KDM 2013 (eds.), Academic Computer Centre Cyfronet AGH, Kraków, 2012, 106 s.
    11. M. Gwiazdoń, E. Jamro, K. Wiatr: Optymalizacja sprzętowej architektury kompresji danych metod± słownikow± — FPGA implementation of Deflate standard data decompression, Pomiary, Automatyka, Kontrola, 2013, vol. 59, nr 8, s. 827-829
    12. M. Wielgosz, S. Koryciak, M. Janiszewski, M. Pietroń, P. Russek, E. Jamro, A. D±browska-Boruch, K. Wiatr: Parallel implementation of N-gram algorithm for document comparison, ACACES 2013 – Proc. of the International Summer School on Advanced Computer Architecture and Compilation for High-performance and Embedded Systems, Fiuggi, Italy, 2013, Academia Press, 2013, s. 217–220
    13. R. Fr±czek, B. Cyganek, K. Wiatr: Parallelized algorithms for finding similar images and object recognition, Computer Science, Kraków; 2013, vol. 14, no. 1, s. 113–127
    14. D. Żurek, M. Pietroń, M. Wielgosz, K. Wiatr: The comparison of parallel sorting algorithms implemented on different hardware platforms, Computer Science, Kraków; 2013 vol. 14, no. 4, s. 679–691
    15. P. Russek, Wiatr K.: The enhancement of a computer system for sorting capabilities using FPGA custom architecture, Computing and Informatics, Slovak Academy of Sciences, 2013, vol. 32, no. 4, s. 859–876
    16. P. Russek, K. Wiatr: The enhancement of a computer system for sorting capabilities using FPGA custom architecture, Computing and Informatics / Slovak Academy of Sciences. Institute of Informatics ; ISSN 1335-9150. — Tytuł poprz.: Computers and Artificial Intelligence. — 2013 vol. 32 no. 4, s. 859–876. — Bibliogr. s. 874–875, Abstr.
    17. J. Kitowski, K. Wiatr, Ł. Dutka, Z. Mosurska, R. Paj±k, M. Sterzel, T. Szepieniec: The PL Grid Plus project – status and current achievements. Proceedings the High Performance Computer Users’ Conference KU KDM 2013, Kraków, 2013, s.7-8
    18. J. Kitowski, K. Wiatr, Ł. Dutka, Z. Mosurska, R. Paj±k, M. Sterzel, T. Szepieniec: The PL Grid Plus project – status and current achievements, :Proc. of the High Performance Computer Users’ Conference - KU KDM 2013, Kraków 2013, s. 7–8

  • Rok 2012

    1. M. Bubak, T. Szepieniec, K. Wiatr: Building a national distributed e-infrastructure – PL-Grid: scientific and technical achievement (eds.), Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2012, 354 s.
    2. M. Twardy, K. Wiatr: Rekonfigurowalny Firewall implementowany w układach FPGA, Akademicka Oficyna Wydawnicza EXIT, Informatyka, Warszawa 2012, 225 s.
    3. J. Kitowski, M. Turała, K. Wiatr, Ł. Dutka: PL-Grid: foundations and perspectives of national computing infrastructure, Building a national distributed e-infrastructure – PL-Grid: scientific and technical achievements, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2012, s. 1–14
    4. K. Wiatr, J. Kitowski, M. Bubak: Proceedings the High Performance Computer Users’ Conference KU KDM 2012 (eds.), Academic Computer Centre Cyfronet AGH, Kraków, 2012, 82 s.
    5. J. Kitowski, M. Turała, K. Wiatr, Ł. Dutka, M. Bubak, T. Szepieniec, M. Radecki, M. Sterzel, Z. Mosurska, R. Paj±k, R. Słota, K. Kurowski, B. Palak, B. Balcerek, P. Bała, M. Filocha, R. Tylman: Polish computational research space for international scientific collaborations, Parallel Processing and Applied Mathematics: 9th international conference – PPAM 2011, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2012, s. 317–326
    6. A. D±browska-Boruch, G. Gancarczyk, K. Wiatr: Implementation of a RANLUX based pseudo-random number generator in FPGA using VHDL and impulse C, Proceedings the High Performance Computer Users’ Conference - KU KDM 2012, Kraków 2012, s. 23–24
    7. M. Pietroń, K. Wiatr: Elementary functions in HLL on example of CORDIC algorithm implemented in Mitrion-C language, Implementacja funkcji elementarnych w FPGA na przykładzie algorytmu CORDIC w języku wysokiego poziomu Mitrion-C, Pomiary, Automatyka, Kontrola, 2012, vol. 58, nr 7, s. 671–673
    8. K. Rybak, E. Jamro, K. Wiatr: Realizacja kompresji danych metod± Huffmana z ograniczeniem długo¶ci słów kodowych, Implementation of Huffman compression with limited codeword length, Pomiary, Automatyka, Kontrola, 2012, vol. 58, nr 7, s. 662–664
    9. M. Makowski, G. Mazur, P. Russek, G. Gancarczyk, K. Wiatr: Molecular modelling using GPGPU infrastructure, Proceedings the High Performance Computer Users’ Conference - KU KDM 2012, Kraków 2012, s. 16–18
    10. S. Koryciak, A. D±browska-Boruch, K. Wiatr: Sprzętowa akceleracja wybranych algorytmów kompresji obrazu nieruchomego w standardzie JPEG, Hardware acceleration of image compression algorithms in JPEG standard, Pomiary, Automatyka, Kontrola, 2012, vol. 58, nr 7, s. 593–595
    11. D. Budyn, P. Sokołowski, P. Russek, K. Wiatr: Zastosowanie języka Impulse C do implementacji sprzętowej algorytmów kryptograficznych w FPGA na przykładzie algorytmu DES, A case study on implementation of the DES algorithm on the FPGA platform using the Impulse-C language, Pomiary, Automatyka, Kontrola, 2012, vol. 58, nr 7, s. 626–628
    12. M. Bubak, M. Turała, K. Wiatr: Proceedings of the Cracow Grid Workshop 2012 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2012, 106 s.
    13. E. Jamro, T. Pabi¶, P. Russek, K. Wiatr: FPGA implementation of sparse matrix multiplication, Proceedings the High Performance Computer Users’ Conference - KU KDM 2012, Kraków 2012, s. 22
    14. M. Pietroń, P. Russek, K. Wiatr: Accelerating SQL operations on a GPU, Proceedings the High Performance Computer Users’ Conference - KU KDM 2012, Kraków 2012, s. 20–21

  • Rok 2011

    1. W. Iszkowski, J. S. Nowak, A. Skowron, M. Stroiński, R. Tadeusiewicz, J. Węglarz, K. Wiatr: Wczoraj, dzi¶ i jutro polskiej informatyki, red. R. Tadeusiewicz, Warszawa, Polskie Towarzystwo Informatyczne, 2011, 139 s.
    2. M. Turala, M. Bubak, K. Wiatr: Proceedings of the Cracow Grid Workshop 2010 (eds.), Academic Computer Centre CYFRONET AGH, Kraków 2011, 262 s.
    3. D. Kuna, M. Makowski, G. Mazur, P. Russek, M. Janiszewski, K. Wiatr: Grand challenges less challenging: new possibilities provided by graphics processing units, Bio-Algorithms and Med-Systems, 2011, vol. 7, no. 4, s. 23–27
    4. B. Cyganek, K. Wiatr: Image contents annotations with the ensemble of one-class Support Vector Machines, IJCCI 2011: 3rd international joint conference on Knowledge discovery, knowledge engineering and knowledge management, 3rd International Joint Conference on Computational Intelligence, Paris, 2011, s. 277–282
    5. M. Wielgosz, E. Jamro, P. Russek, K. Wiatr: FPGA implementation of exchange-correlation potential calculation for DFT, Implementacja w układach FPGA operacji obliczania potencjału korelacyjno-wymiennego dla DFT, Automatyka, 2011, t. 15, z. 3, s. 485–498
    6. D. Żurek, M. Wielgosz, E. Jamro, K. Wiatr: Implementacja w układach FPGA wybranych fragmentów metody szybkiej segmentacji obrazów, FPGA implementation of selected parts of the fast image segmentation algorithm, Pomiary, Automatyka, Kontrola, 2011, vol. 57, nr 8. s. 871–873
    7. B. Cyganek, M. Wielgosz, K. Wiatr: FPGA based real-time image segmentation with the ensemble of one-class support vector machines, Proceedings the High Performance Computer Users’ Conference - KU KDM 2011, Kraków 2011, s. 33–35
    8. A. D±browska-Boruch, K. Wiatr: Implementation of FCT transformation in JPEG-XR standard in programmable devices, Implementacja transformaty FCT standardu JPEG-XR w układach programowalnych, Automatyka, 2011, t. 15, z. 3, s. 83–91
    9. E. Jamro, P. Russek, A. D±browska-Boruch, M. Wielgosz, K. Wiatr: The implementation of the customized, parallel architecture for a fast word-match program, Computer Systems Science and Engineering; 2011, vol. 26 iss. 4 s. 285–292
    10. M. Pietroń, K. Wiatr: The ontology alignment system based on algorithms using data similarity matrics, System mapowania ontologii oparty na algorytmach wykorzystuj±cych metryki podobieństwa porównywanych danych, Automatyka, 2011, t. 15, z. 3, s. 665–679
    11. G. Gancarczyk, A. D±browska-Boruch, K. Wiatr: Sprzętowy detektor szyfrowanej informacji przesyłanej w sieciach TCP/IP, Hardware detector of encrypted information transmitted in the TCP/IP networks, Pomiary, Automatyka, Kontrola, 2011, vol. 57, nr 8, s. 923–925
    12. P. Rusek, K. Wiatr: An enhancement of a sort operation performance using FPGA custom architecture, Proceedings the High Performance Computer Users’ Conference - KU KDM 2011, Kraków 2011, s. 36–37
    13. G. Gancarczyk, A. D±browska-Boruch, K. Wiatr: Statistics in cyphertext detection, Advanced Numerical Modelling: International Interdyscyplinary PhD Workshop 2011, Warsaw, Lublin, Zielona Góra, Electrotechnical Institute, 2011, s. 29–30
    14. D. Budyn, P. Russek, K. Wiatr: Porównanie wydajno¶ci języków projektowania na przykładzie języka Mitrion-C oraz VHDL dla sprzętowego procesora CORDIC, Performance comparison of hardware languages based on Mitrion-C and VHDL case study for CORDIC algorithm, Pomiary, Automatyka, Kontrola, 2011, vol. 57, nr 8, s. 933–935
    15. G. Gancarczyk, A. D±browska-Boruch, K. Wiatr: Statistics in cyphertext detection, Statystyka w wykrywaniu informacji szyfrowanej, Prace Instytutu Elektrotechniki, Proceedings of Electrotechnical Institute; 2011, iss. 251 s. 67–85
    16. K. Wiatr: CYFRONET supercomputers in support of modern research Project, Proceedings the High Performance Computer Users’ Conference - KU KDM 2011, Kraków 2011, s. 7

  • Rok 2010

    1. Wielgosz M., Mazur G., Makowski M., Jamro E., Russek P., Wiatr K.: Analysis of the basic implementation aspects of hardware-accelerated density functional theory calculations Computing and Informatics / Slovak Academy of Sciences, 2010, vol. 29, no. 6, s. 989–1000
    2. Wielgosz M., Jamro E., Russek P., Wiatr K.: Hardware implementation of the orbital function for quantum chemistry calculations, Reconfigurable computing: architectures, tools and applications: 6th international symposium ARC 2010, Bangkok, Thailand 2010, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2010, s. 337–342
    3. Wielgosz M., Wiatr K.: Implementacja w układach FPGA wybranych operacji zmiennoprzecinkowych, Akademicka Oficyna Wydawnicza EXIT, Informatyka, Warszawa 2010, 182 s.
    4. Wielgosz M. Jamro E., Wiatr K.: Hardware implementation of the exponent based computational core for an exchange-correlation potential matrix generation,: Parallel Processing and Applied Mathematics, 8th international conference PPAM 2009, Wroclaw, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2010, s. 115–124
    5. Pietron M., Russek P., Wiatr K.: Loop profiling tool for HPC code inspection as an efficient method of FPGA based acceleration, International Journal of Applied Mathematics and Computer Science, 2010, vol. 20, no. 3, s. 581–589
    6. Gancarczyk G., D±browska-Boruch A., Wiatr K.: Efektywno¶ć parametrów statystycznych w detekcji informacji szyfrowanej, Pomiary, Automatyka, Kontrola, 2010, vol. 56, nr 10, s. 1137–1143
    7. Bubak M., Turala M., Wiatr K.: Proceedings of the Cracow Grid Workshop 2009 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2010, 319 s.
    8. Jamro E., Wielgosz M., Russek P., Wiatr k.: Mnożenie o stałej szeroko¶ci bitowej z zaokr±glaniem, Pomiary, Automatyka, Kontrola, 2010, vol. 56, nr 7, s. 769–771
    9. Pietron M., Russek P., Wiatr K.: Prototyp systemu profilowania pętli kodu Ľródłowego jako narzędzia analizy kodu w celu efektywnego przyspieszenia obliczeń wielkiej skali, Automatyka, 2010, t. 14, z. 3/2, s. 925–938
    10. Pietron M., Russek P., Wiatr K.: Prototype of automated framework for insertion of HLL languages to HPC applications,: Proceedings the High Performance Computer Users’ Conference - KU KDM 2010, Kraków 2010, s. 26
    11. Wielgosz M., Jamro E., Russek P., Wiatr K.: Sprzętowa implementacja czę¶ci wielomianowej funkcji orbitalnej na potrzeby obliczeń kwantowo-chemicznych, Automatyka, 2010, t. 14, z. 3/2, s. 939–949
    12. Wielgosz M., Jamro E., Russek P., Wiatr K.: Sprzętowa implementacja funkcji orbitalnej na potrzeby obliczeń kwantowo-chemicznych, Pomiary, Automatyka, Kontrola, 2010, vol. 56, nr 7, s. 705–707
    13. D±browska-Boruch A., Jamro E., Janiszewski M., Kuna D., Machaczek K., Russek P., Wiatr K., Wielgosz M.: Utilization of FPGA architectures for high performance computations, Computational Methods in Science and Technology, 2010, s. 63–69
    14. Sulkowski G., Twardy M., Wiatr K.: Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall, ` Nauka w obliczu społeczeństwa cyfrowego: materiały z I konferencji i3 : internet – infrastruktury – innowacje, 2009, Poznań, O¶rodek Wydawnictw Naukowych, 2010, s. 246–258
    15. Janiszewski M., Russek P., Jamro E., Wiatr K.: Implementation of Montgomery exponentation in FPGA for cryptographic applications, Proceedings the High Performance Computer Users’ Conference - KU KDM 2010, Kraków 2010, s. 82–83
    16. Russek P., Jamro E., Wielgosz M., Wiatr K.: Zastosowanie układów rekonfigurowalnych we wspomaganiu operacji sortowania danych, Elektronika : konstrukcje, technologie, zastosowania, Warszawa, Przegl±d Elektroniki, 2010, R. 51 nr 9 s. 155–157
    17. Jamro E., Wielgosz M., Russek P., Wiatr K. Zmodyfikowane mnożenie o stałej szeroko¶ci bitowej, Pomiary, Automatyka, Kontrola, 2010, vol. 56, nr 10, s. 1133–1136
    18. Kuna D., Jamro E., Russek P., Wiatr K.: DGEMM performance tests of AMD Radeon HD 4870, Proceedings the High Performance Computer Users’ Conference - KU KDM 2010, Kraków 2010, s. 24-25

  • Rok 2009

    1. Wielgosz M., Jamro E., Wiatr K.: Accelerating Calculations on the RASC Platform: A Case Study of the Exponential Funtions, Applied Reconfigurable Computing ARC’2009, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2009, s. 306-311
    2. Wielgosz M., Jamro E., Wiatr K.: Highly Efficient Twin Module Structure of 64-bit Exponential Function Implemented on SGI RASC Platform, Computing and Informatics, Vol. 28, 2009, s. 127-137
    3. Twardy M., Sułkowski G., Wiatr K.: Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewaqll, Pomiary, Automatyka, Kontrola, Nr 7, vol. 55, Warszawa 2009, s. 489-481
    4. Jamro E., Wielgosz M., Wiatr K.: Realizacja operacji mnożenia o skróconej szeroko¶ci w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 8, vol. 55, Warszawa 2009, s. 669-671
    5. Wiatr K., Kitowski J.: Preface from Academic Computer Centre Cyfronet-AGH to Proceedings the High Performance Computer Users’ Conference, Computing and Informatics, Vol. 28, 2009, s. 1-2
    6. Dziewulski G., Jamro E., Wiatr K.: Wyodrębnianie i ¶ledzenie obiektów w obrazie ruchomym implementowane w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 8, vol. 55, Warszawa 2009, s. 639-641
    7. Rzepka D., Jamro E., Wiatr K.: Implementacja szybkiej transformacji Fouriera o parametryzowanym rozmiarze w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 8, vol. 55, Warszawa 2009, s. 600-602
    8. Twardy M., Sułkowski G., Wiatr K.: Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewaqll, Pomiary, Automatyka, Kontrola, Nr 8, vol. 55, Warszawa 2009, s. 615-617
    9. Wiatr K., Russek P., D±browska-Boruch A., Wielgosz M.: Akceleracja wybranych obliczeń w układach FPGA, Mat. Konferencji z okazji Jubileuszu 90-lecia AGH, Kraków 2009
    10. Jamro E., Wielgosz M., Wiatr K.: Novel Reduced-Width Multipier Structure Dedicasted for FPGAs, Przegl±d Elektrotechniczny (Electrical Review), R. 85, NR 8/2009, s. 66- 69
    11. Kitowski J., Wiatr K., Bubak M., Turała M., Dutka Ł., Mosurska Z.: Polish Infrastructure for Supporting Computational Science In the European Research Space, Proc. Of the 7th Conference Computer Methods and Systems, Kraków, 2009, s. 219-224
    12. Bubak M., Turała M., Wiatr K.: Proceedings of the Cracow Grid Workshop 2008 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2009, 398 s.

  • Rok 2008

    1. Wielgosz M., Jamro E., Wiatr K.: Highly Efficient Structure of 64-Bit Exponential Function implemented In FPGAs, Applied Reconfigurable Computing ARC’2008, Lecture Notes in Computer Science, Berlin-Heidelberg-New York, Springer-Verlag, 2008, s. 274-279
    2. D±browska-Boruch A., Wiatr K.: Implementacja w FPGA kodowania obrazów w czasie rzeczywistym w standardzie MPEG-2, Akademicka Oficyna Wydawnicza EXIT, Informatyka, Warszawa 2008, 168 s.
    3. Bubak M., Turała M., Wiatr K.: Proceedings of the Cracow Grid Workshop 2007 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2008, 519 s.
    4. Sułkowski G., Twardy M., Wiatr K.: Weryfikacja reguł bezpieczeństwa wspomagana mechanizmami pamięci podręcznej w sprzętowej implementacji systemu bezpieczeństwa typu firewall, Pomiary, Automatyka, Kontrola, Nr 8, vol. 54, Warszawa 2008, s. 511-513
    5. Sułkowski G., Twardy M., Wiatr K.: Wielo¶cieżkowe równoległe przetwarzanie danych w sprzętowym systemie bezpieczeństwa klasy Firewall, Przegl±d Telekomunikacyjny, Nr 8, Warszawa 2008, s. 726-728
    6. Janiszewski M., Russek P., Wiatr K.: Realizacja w układach FPGA mnożenia Montgomery dla akceleracji operacji kryptograficznych, Pomiary, Automatyka, Kontrola, Nr 8, vol. 54, Warszawa 2008, s. 550-552
    7. Wielgosz M., Jamro E., Wiatr K.: Wielomodułowa 64-bitowa struktura funkcji exp() implementowana w układach FPGA, Elektronika, nr 7-8/2008, s. 74-77
    8. Machaczek K., Russek P., Jamro E., Wiatr K.: Realizacja szybkiego wyszukiwania wzorców w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 8, vol. 54, Warszawa 2008, s. 540-542
    9. D±browska-Boruch A., Wiatr K.: Implementacja kodeka standardu MPEG-2 w układach FPGA, Automatyka, Tom 12, Zeszyt 3, AGH, Kraków, 2008, s. 615-623
    10. Gielata A., Russek P., Wiatr K.: AES hardware implementation in FPGA for algorithm acceleration purpose, Proc. of the Int. Conference on Signals and Electronic Systems ICSES 2008, Kraków 2008, s.137-140
    11. Twardy M., Sułkowski G., Wiatr K.: Implementation of a hardware firewall security system using FPGA technology, Mat. Konferencji: Sieci i Systemy Informatyczne'2008
    12. Wielgosz M., Jamro E., Wiatr K.: Feasibility of achieving high calculation speeds the RASC platform, Proc. of the Int. Conference on Signals and Electronic Systems ICSES 2008, Kraków 2008, s.97-100

  • Rok 2007

    1. E. Jamro, M. Wielgosz, K. Wiatr, FPGA implementation of 64-bit exponential function for HPC, 17th International Conference on Field Programmable Logic and Applications, Amsterdam, FPL Netherlands, 2007, FPL Proceedings, s. 718-721
    2. Wielgosz M., Pietroń M., Jamro E., Russek P., Wiatr K.: Two Electron Integrals calculation accelerated with Double Precision exp() Hardware Module, Reconfigurable Systems Summer Institute 2007, Urbana, Illinois, July 17-20, 2007, RSSI proceedings.
    3. Bubak M., Turała M., Wiatr K.: Proceedings of the Cracow Grid Workshop 2006 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2007, 553 s.
    4. D±browska A., Wiatr K.: Implementacja kodeka MPEG-2 w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 7, vol. 53, Warszawa 2007, s. 42-44
    5. Russek P., Wiatr K.: Potokowa realizacja operacji pomnóż i dodaj dla argumentów zmiennoprzecinkowych podwójnej precyzji, Pomiary, Automatyka, Kontrola, Nr 7, vol. 53, Warszawa 2007, s. 36-38
    6. Sułkowski G., Twardy M., Wiatr K.: Implementacja standardu sieci Ethernet IEEE 802.3 w układach FPGA na potrzeby systemu bezpieczeństwa typu Firewall, Pomiary, Automatyka, Kontrola, Nr 7, vol. 53, Warszawa 2007, s. 30-32
    7. Wielgosz M., Jamro E., Wiatr K.: Moduł obliczaj±cy funkcję eksponenty implementowanej w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 7, vol. 53, Warszawa 2007, s. 27-29
    8. Jamro E., Wielgosz M., WiatrK.: FPGA implementation of strongly parallel histogram equalization, Proc. of the 10th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Kraków 2007, s.93-98
    9. Wielgosz M., Jamro E., Wiatr K.: Implementacja w układach FPGA operacji eksponenty dla liczb w standardzie IEEE-754 o podwójnej precyzji, Pomiary, Automatyka, Kontrola, Warszawa 2007, vol. 53 nr 5 s. 126–128
    10. Gielata A., Russek P., Wiatr K.: Implementacja standardu szyfrowania AES w układzie FPGA dla potrzeb sprzętowej akceleracji obliczeń, Pomiary, Automatyka, Kontrola, Nr.5, vol. 53, Warszawa 2007, s.48-50
    11. Russek P., Wiatr K.: Dedicated architecture for double precision matrix multiplication in supercomputing environment, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Kraków 2007, Poland
    12. D±browska A., Wiatr K.: Implementacja elementów bezstratnej kompresji standardu MPEG-2 w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 5, vol. 53, Warszawa 2007, s. 36-38
    13. Sułkowski G., Twardy M., Wiatr K.: Implementacja systemu bezpieczeństwa typu Firewall dla potrzeb sieci Ethernet w oparciu o układy reprogramowalne FPGA, Pomiary, Automatyka i Kontrola, Nr 5, Warszawa 2007, s. 114-116
    14. G. Sułkowski, M. Twardy, K. Wiatr: Implementation of the Ethernet Network IEEE 802.3 standard in the FPGA devices for a security system of the Firewall type, Konferencja: Narzędzia technologii informacyjnych'07, s. 57-63
    15. Wiatr K., Mosurska Z.: PL-Grid Koncepcja budowy ogólnopolskiej infrastruktury gridowej, Biuletyn Informacyjny Pracowników AGH, nr 170, Kraków 2007, s. 13-14
    16. Pietroń M., Russek P., Wiatr K.: Metodyka sprzętowej akceleracji obliczeń w ¶rodowisku obliczeniowym komputerów dużej mocy, Automatyka, Tom 11, Zeszyt 3, Kraków 2007, s. 149-156

  • Rok 2006

    1. Jamro E., Wiatr K.: ¦rodowisko APSI wspomagaj±ce prototypowanie heterogeniczne modułów zawieraj±cych układy FPGA, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 52, z. 1, Warszawa 2006, s. 89-113
    2. Jamro E., Wielgosz M., Wiatr K.: FPGA Implementation of the Dynamic Huffman Encoder, Proc. Of the IFAC Workshop on Programmable Devices and Embedded Systems, Brno 2006, s. 60-65
    3. D±browska A., Wiatr K.: Modyfikacja algorytmów transformacji FDCT dla potrzeb kompresji obrazów implementowanej w układach FPGA, Kwartalnik Elektroniki
    4. i Telekomunikacji PAN, t. 52, z. 4, Warszawa 2006, s.629-641
    5. Russek P., Wiatr K.: The Prospect of Computing Acceleration using Reconfigurable Logic Technology in Huge Computation Power Systems, Proc. Of the IFAC Workshop on Programmable Devices and Embedded Systems, Brno 2006, s. 44-49
    6. Wiatr K., Chwiej P.: Implementacja sieci neuronowych w układach programowalnych FPGA dla potrzeb przetwarzania obrazów w czasie rzeczywistym, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 52, z. 1, Warszawa 2006, s. 115-128
    7. Jamro E., Wiatr K.: Sprzętowa akceleracja obliczeń w oparciu o ¶rodowiska EDK i OPB, Pomiary, Automatyka, Kontrola, Nr 7 bis, Warszawa 2006, s. 71-73
    8. Russek P., Wiatr K.: Sprzętowa akceleracja kodeka arytmetycznego dla standardu JPEG2000, Pomiary, Automatyka, Kontrola, Nr 7 bis, Warszawa 2006, s. 89-91
    9. D±browska A., Wiatr K.: Implementacja algorytmu E3SS estymacji ruchu w układach FPGA, Pomiary, Automatyka, Kontrola, Nr 7 bis, Warszawa 2006, s. 68-70
    10. Jamro E., Wiatr K.: Potokowe przetwarzanie Obrazu w oparciu o ¶rodowisko EDK i magistralę OPB, Automatyka, Tom 10, Zeszyt 3, Kraków 2006, s. 373-384
    11. Kwiatkowski M., Kołton M., Russek P., Wiatr K.: Softprocesor wizyjny z rekonfigurowaln± list± instrukcji, Automatyka, Tom 10, Zeszyt 3, Kraków 2006, s. 385-393
    12. D±browska A., Wiatr K.: Modyfikacja algorytmu E3SS estymacji ruchu dla potrzeb implementacji w układach FPGA, Automatyka, Tom 10, Zeszyt 3, Kraków 2006, s. 345-353
    13. K. Wiatr, E. Jamro, P. Russek: Rekonfigurowane systemy w przetwarzaniu obrazów, Mat. Konferencyjne V Sympozjum Naukowego – Techniki Przetwarzania Obrazów, OWPW Warszawa 2006, s. 128-139
    14. Bubak M., Turała M., Wiatr K.: Proceedings of the Cracow Grid Workshop 2005 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2006, 399 s.

  • Rok 2005

    1. Jamro E., Wiatr K.: A Novel Parallel-Serial Architecture for Neural Networks Implemented in FPGAs, Proc. of the 8th IEEE Workshop on Design and Diagnostics of Electronic Circuits Systems, Sopron 2005, s. 121-128
    2. D±browska A., Wiatr K.: Chen and Lee Fast DCT Modified Algorithms Implemented in FPGA Chips for Real-Time Image Compression, Journal of Applied Computer Science, Technical University Press, ŁódĽ, 2005, vol. 13, Nr 1, s. 8-16
    3. D±browska A., Wiatr K.:Implementacja procesu kwantyzacji w strukturach FPGA dla potrzeb kompresji obrazu, Automatyka, Tom 9, Zeszyt 3, Kraków 2005, s. 317-323
    4. D±browska A., Wiatr K.: Implementacja algorytmów transformacji FDCT w strukturach FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 95-102
    5. Jamro E., Wiatr K.: Implementacja w układach FPGA silnie zrównoleglonej operacji LookUpTable, Automatyka, Tom 9, Zeszyt 3, Kraków 2005, s. 543-553
    6. Wielgosz M., Jamro E., Wiatr K.: Implementacja w układach FPGA transformacji falkowej na obrazie ruchomym, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 119-126
    7. Russek P., Wiatr K.: Perspektywy przyspieszenia obliczeń w instalacjach o wielkich mocach obliczeniowych za pomoc± układów logiki rekonfigurowalnej, Automatyka, Tom 9, Zeszyt 3, Kraków 2005, s. 453-462
    8. Jamro E., Wielgosz M., Wiatr K.: Implementacja adaptacyjnego kodera Huffmana w układach FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 207-214
    9. Turoń Ł., Stolarczyk B., Russek P., Wiatr K.: Realizacja algorytmu filtracji falkowej dla JPEG2000 z wykorzystaniem rekonfigurowalnego akceleratora obliczeń, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 165-174
    10. Kuro¶ A., Russek P., Wiatr K.: Implementacja algorytmu FFT w ¶rodowisku z układem Xilinx Virtex, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 103-109
    11. Kwiczala M., Wiatr K.: Sprzętowa implementacja sieci neuronowej w układach FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2005, s. 175-182
    12. D±browska A., Wiatr K.: Implementacja procesu estymacji ruchu w strukturach FPGA, Materiały XIII Konferencji Sieci i Systemy Informatyczne, ŁódĽ, 2005, s. 413-420
    13. D±browska A., Wiatr K.: Implementacja procesów kwantyzacji i dekwantyzacji w układach FPGA dla potrzeb kompresji obrazu, Materiały V Konferencji Metody i Systemy Komputerowe, ONT, Kraków, 2005, s. 65-69
    14. Jamro E., Wielgosz M., Wiatr K.: Implementacja silnie zrównoleglonej operacji obliczania histogramu w układach FPGA, Materiały V Konferencji Metody i Systemy Komputerowe, ONT, Kraków, 2005, s. 71-76
    15. Wiatr K., Kupiec P.: Metody optymalnego wykorzystania struktur programowalnych FPGA na przykładzie implementacji algorytmu kryptograficznego AES, Materiały V Konferencji Metody i Systemy Komputerowe, ONT, Kraków, 2005, s.77-82
    16. Kwiczala M., Wiatr K.: Sprzętowa implementacja sieci neuronowych – aproksymacja funkcji aktywacji, Materiały V Konferencji Metody i Systemy Komputerowe, ONT, Kraków, 2005, s. 83-88
    17. Pałka M., Wiatr K.: System wyszukuj±cy twarze na obrazach wizyjnych w trybie czasu rzeczywistego, Mat. V Konferencji Metody i Systemy Komputerowe, ONT, Kraków, 2005, s. 399-402
    18. Bubak M., Turała M., Wiatr K.: Proceedings of the Cracow Grid Workshop 2004 (eds.), Academic Computer Centre Cyfronet AGH, Kraków 2005, 487 s.

  • Rok 2004

    1. D±browska A., Wiatr K.: FAST Discrete Cosine Transform Algorithms Implemented in FPGA Structures for Real-Time Image Compression, Proc. of the 7th IEEE Workshop on Design and Diagnostics of Electronic Circuits Systems, Stara Lesna 2004, s. 179-182
    2. D±browska A., Wiatr K.: Implementacja algorytmów Chena i Lee szybkiej transformacji DCT w układach FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2004, s. 195-202
    3. Jamro E., Wiatr K.: Wbudowany analizator stanów logicznych do testowania projektów w FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2004, s. 317-324
    4. Jamro E., Wiatr K.: Symulacja heterogeniczna systemów cyfrowych na przykładzie interface'u portu równoległego, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2004, s. 301-306
    5. Jamro E., Wiatr K.: Interface równoległy do efektywnej komunikacji z płyt± XSV zawieraj±ca układ FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2004, s. 259-265
    6. Jamro E., Wiatr K.: Heterogeneous Hardware-Software Prototyping System for PC-Controlled FPGA-Based Designs, Proc. of the IFAC Workshop on Programmable Devices and Systems, Cracow 2004, s. 186-191
    7. Russek P., Wiatr K.: Hardware Acceleration of Sorting Algorithms using Reconfiguration Technics, Proc. of the IFAC Workshop on Programmable Devices and Systems, Cracow 2004, s. 136-140
    8. D±browska A., Wiatr K.: Fast-DCT Modified Algorithms Implemented in FPGA Chips for Real-Time Image Compression, Proc. of the IFAC Workshop on Programmable Devices and Systems, Cracow 2004, s. 479-483
    9. D±browska A., Wiatr K.: Modyfikacja algorytmów Chena i Loefflera transformacji DCT w układach FPGA, Zeszyty Naukowe AGH - Automatyka, Tom 8, Zeszyt 3, Kraków 2004, s. 179-188
    10. Jamro E., Wiatr K.: ¶rodowisko APSI do programowo-sprzętowego przyspieszania implementacji algorytmów przetwarzania obrazów w układach FPGA, Zeszyty Naukowe AGH - Automatyka, Tom 8, Zeszyt 3, Kraków 2004, s. 315-324
    11. Russek P., Wiatr K.: Sprzętowa akceleracja algorytmów sortowania z wykorzystaniem techniki techniki rekonfigurowalno¶ci sprzętowej, Zeszyty Naukowe AGH - Automatyka, Tom 8, Zeszyt 3, Kraków 2004, s. 169-178

  • Rok 2003

    1. Wiatr K.: Akceleracja obliczeń w systemach wizyjnych, Warszawa, Wydawnictwa Naukowo-Techniczne 2003
    2. Russek P., Wiatr K.: Rekonfigurowalny kwantyzator kwantyzator implementowany w ukła-dzie FPGA do kodowania obrazów w czasie rzeczywistym, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 49, z. 4, Warszawa 2003, s. 355-372
    3. Wiatr K.: Wieloprocesorowa architektura procesorów sygnałowych dla potrzeb przetwarzania obrazów w czasie rzeczywistym, Kwartalnik Elektroniki i Tele-komunikacji PAN, t. 49, z. 2, Warszawa 2003, s. 135-161
    4. Wiatr K.: Procesory z dynamicznie programowan± przez użytkownika list± rozkazów implementowane w układach FPGA, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 49, z. 2, Warszawa 2003, s. 177-199
    5. Jamro E., Wiatr K.: Implementacja operacji konwolucji o stałych współczynnikach w układach FPGA, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 49, z. 2, Warszawa 2003, s. 295-315
    6. Gorgoń M., Wiatr K., Mikrut Z., Tadeusiewicz R.: Rekonfigurowalne architektury systemów sprzętowych do przetwarzania i analizy obrazów w pracach AGH, Elektronizacja, vol. 1-8, Warszawa 2003, s. 29-33
    7. Wiatr K., Chwiej P.: Implementation of Neural Network for Image Processing on the FPGA Programmable Systems, Proc. of the Int. IFAC Conf. on Programmable Devices and Systems, Ostrava 2003, s. 160-165
    8. Sawka P., Wiatr K.: Implementacja algorytmu kodowania arytmetycznego w rekonfigurowalnej architekturze sprzętowej pracuj±cej w oparciu o struktury FPGA, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2003, s. 155-162
    9. Chwiej P., Wiatr K.: Implementacja sieci neuronowych w układach programowalnych FPGA dla potrzeb przetwarzania obrazów w czasie rzeczywistym, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin 2003, s. 125-132
    10. D±browska A., Wiatr K.: Modyfikacja algorytmów dyskretnej transformacji kosinusowej dla potrzeb kompresji obrazów implementowanej w strukturach FPGA, Mat. Konf. Sieci i Systemy Informatyczne, ŁódĽ, Politechnika Łódzka 2003, s. 375-382
    11. Kupiec P., Wiatr K.: Realizacja wybranych algorytmów kryptograficznych w układach programowalnych FPGA, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim, Kraków, ONT 2003, s. 427-432
    12. D±browska A., Wiatr K.: Implementacja algorytmów dyskretnej transformacji kosinusowej w strukturach FPGA, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim, Kraków, ONT 2003, s. 393-398
    13. Kwiczala M., Wiatr K.: Sprzętowa implementacja modelu neuronu w układach programowalnych FPGA, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim, Kraków, ONT 2003, s. 405-410
    14. Wiatr K., Chwiej P.: Implementation of Neural Network for Image Processing on the FPGA Programmable Systems, Proc. of the Int. IFAC Conf. on Programmable Devices and Systems, Oxford, Pergamon-Elsevier 2003, s. 131-136
    15. Jamro E., Wiatr K.: Implementacja procesora konwolucji do szybkiego przetwarzania obrazów w układach programowalnych FPGA, Zeszyty Naukowe AGH - Automatyka, Tom 7, Zeszyt 3, Kraków 2003, s. 743-753
    16. Russek P., Wiatr K.: Zastosowanie techniki rekonfigurowalno¶ci sprzętowej przy budowie systemów kompresji obrazu, Zeszyty Naukowe AGH - Automatyka, Tom 7, Zeszyt 3, Kraków 2003, s. 767-778

  • Rok 2002

    1. Wiatr K.: Median and Morphological Specialized Processors for a Real-Time Image Data Processing, EURASIP Journal on Applied Signal Processing, Special Issue: Nonlinear Signal and Image Processing, New York, vol. 2002, nr 1, January 2002, s. 115-121
    2. Wiatr K., Jamro E.: Implementacja układów dodaj±cych wchodz±cych w skład konwolera w układach programowalnych FPGA, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 48, z. 3-4, Warszawa 2002, s. 571-589
    3. Wiatr K., Jamro E.: Optymalizacja drzewa dodaj±cego implementowanego w układach FPGA z wykorzystaniem programowania genetycznego i Simulated Annealing, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 48, z. 3-4, Warszawa 2002, s. 591-606
    4. Russek P., Wiatr K.: Rekonfigurowalny kwantyzator dla potrzeb kodowania obrazów w czasie rzeczywistym, Mat. Konferencji Reprogramowalne Układy Cyfrowe, Szczecin, 2002, s. 161-170
    5. Russek P., Wiatr K.: FPGA Based Vector Quantizer for Bitrate Control in Image Compression, Proc. of the Int. Conf. on Engineering of Reconfigurable Systems and Algorithms, Nevada 2002, CSREA Press, s. 132-138
    6. Ryszko A., Wiatr K.: Different Motion Estimation Processors Architecture Implemented in FPGA Chips for Real-Time Systems, Proc. of the Int. Conf. on Engineering of Reconfigurable Systems and Algorithms, Nevada 2002, CSREA Press, s. 139-145
    7. Wiatr K.: Akceleracja obliczeń w systemach wizyjnych czasu rzeczywistego, Mat. Międzynarodowej Konf. Współczesne Kierunki Rozwoju Elektrotechniki, Automatyki, Informatyki, Elektroniki i Telekomunikacji, Kraków 2002, s. 125-128
    8. Tadeusiewicz R., Gorgoń M., Mikrut Z., Wiatr K.: Reconfigurable Image Processing Architecture: Research and Current Atate of Art. at the AGH Technical University, Proc. of the Int. Conf. on Engineering of Reconfigurable Systems and Algorithms, Nevada 2002, CSREA Press, s. 160-166
    9. Jamro E., Wiatr K.: Dynamic Constant Coefficient Convolvers Implemented in FPGAs, Proc. of the Int. Conf. Field-Programmable Logic and Applications, Montpellier 2002, Springer Verlag - - Lecture Notes in Computer Science - vol. 2438, Berlin 2002, s. 1110-1113
    10. Jamro E., Wiatr K.: Constant Coefficient Convolution Implemented in FPGAs, Proc. of the Euromicro Symposiumon Digital System Design, Dortmund 2002, IEEE CS Press, Los Alamitos 2002, s. 291-298
    11. Wiatr K.: Rekonfigurowalne procesory sprzętowe do przetwarzania obrazów wizyjnych w czasie rzeczywistym, Mat. Konf. Przetwarzanie i Analiza Sygnałów w Systemach Wizji i Sterowania, Słok 2002, s. 20-25
    12. Russek P., Wiatr K.: Hardware Constrained Reconfigurable Vector Quantizer for Transform Based Image Compression in FPGA, Proc. of the Int. Conf. Computer Vision and Graphics, Zakopane 2002, s. 629-634
    13. Wiatr K.: Dynamiczna lista rozkazów procesora implementowanego w układzie FPGA, Mat. Konf. Sieci i Systemy Informatyczne, ŁódĽ 2002, s. 605-617
    14. Russek P., Wiatr K.: Implementacja w układach logiki reprogramowalnej algorytmu kwantyzacji dla potrzeb kompresji sygnału wizyjnego, Biuletyn Informacyjny Sekcji Informatyki Komitetu Badań Naukowych, 2002, Nr 18, s. 32-34
    15. Wiatr K.: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego, Kraków, Uczelniane Wydawnictwa Naukowo-Dydaktyczne AGH 2002
    16. Gorgoń M., Wiatr K., Mikrut Z., Tadeusiewicz R.: Rekonfigurowalne architektury systemów sprzętowych do przetwarzania i analizy obrazów w pracach AGH, Mat. IV Sympozjum Naukowego: Techniki Przetwarzania Obrazu, Pol. Warszawska 2002, s. 23-34

  • Rok 2001

    1. Wiatr K.: Hadamard Method Implemented in FPGA Chips for Image Coding in Real-Time Systems, Proc. of the IEEE International Workshop on Intelligent Signal Processing, Budapest 2001, s. 57-62
    2. Wiatr K., Jamro E.: Implementation of Multipliers in FPGA Structure, Proc. of the IEEE International Symposium on Quality Electronic Design, San Jose - California 2001, IEEE Computer Society - Washington - Brussels - Tokyo 2001, s. 415- 420
    3. Jamro E., Wiatr K.: FPGA Implementation of Addition as a Part of the Convolution, Proc. of the Euromicro Symposium on Digital Systems Design, Warsaw 2001, IEEE Computer Society - Washington - Brussels - Tokyo 2001, s. 458-465
    4. Jamro E., Wiatr K.: Genetic Programming in FPGA Implementation of Addition as a Part of the Convolution, Proc. of the Euromicro Symposium on Digital Systems Design, Warsaw 2001, IEEE Computer Society - Washington - Brussels - Tokyo 2001, s. 466-473
    5. Ryszko A., Wiatr K.: An Assesment of FPGA Suitability for Implementation of Real-Time Motion Estimation, Proc. of the Euromicro Symposium on Digital Systems Design, Warsaw 2001, IEEE Computer Society - Washington - Brussels - Tokyo 2001, s. 364-367
    6. Jamro E., Wiatr K.: Implementation of Convolution Operation on General Purpose Processors, Proc. of the Euromicro Symposium on Multimedia and Telecommunications, Warsaw 2001, IEEE Computer Society - Washington - Brussels - Tokyo 2001, s. 410-417
    7. Wiatr K., Jamro E.: Układy mnoż±ce przez stały współczynnik implementowane w układach programowalnych FPGA. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 47, z. 2, Warszawa 2001, s. 233-253
    8. Wiatr K., Jamro E.: Implementacja szybkich układów mnoż±cych w strukturach FPGA. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 47, z. 4, Warszawa 2001, s. 495-514
    9. Wiatr K.: Hadamard Method for Image Compression Implemented in FPGA Structure, Image Processing & Communications, An International Journal, Published by the Institute of Telecommunications, Bydgoszcz 2001, vol. 7, no. 1-2, s. 73-85
    10. Russek P., Wiatr K.: Embedded Zero Wavelet Coefficient Coding Method Implemented in FPGA Chips for Real-Time Vision Systems, Image Processing & Communications, An International Journal, Published by the Institute of Telecommunications, Bydgoszcz 2001, vol. 7, no. 1-2, s. 65-72
    11. Jamro E., Wiatr K.: Implementation of Real-Time Image Convolution in FPGA Structures, Image Processing & Communications, An International Journal, Published by the Institute of Telecommunications, Bydgoszcz 2001, vol. 7, no. 1-2, s. 55-63
    12. Jamro E., Wiatr K.: Convolution Operation Implemented in FPGA Structures for Real-Time Image Processing, Proc. of the IEEE and EURASIP International Symposium on Image and Signal Processing and Analysis, Pula - Croatia 2001, Univ. of Zagreb 2001, IEEE Catalog Number 01EX480, s. 417-422
    13. Ryszko A., Wiatr K.: Motion Estimation Operation Implemented in FPGA Chips for Real-Time Image Compression, Proc. of the IEEE and EURASIP International Symposium on Image and Signal Processing and Analysis, Pula - Croatia 2001, Univ. of Zagreb 2001, IEEE Catalog Number 01EX480, s. 399-404
    14. Wiatr K.: Procesory z dynamicznie kształtowana list± rozkazów implementowane w układach FPGA, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim - Kraków 2001, s. 291-296
    15. Wiatr K.: Wieloprocesorowa architektura procesorów DSP56001 do przetwarzania obrazów w czasie rzeczywistym, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim - Kraków 2001, s. 327-332
    16. Wiatr K.: Implementacja kompresji obrazów metod± Hadamarda w układach FPGA dla potrzeb systemów czasu rzeczywistego, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim - Kraków 2001, s. 351-356
    17. Ryszko A., Wiatr K.: Implementacja operacji estymacji ruchu w układach programowalnych FPGA dla potrzeb systemów czasu rzeczywistego, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim - Kraków 2001, s. 345-350
    18. Sawka P., Wiatr K.: Implementacja algorytmu adaptacyjnego kodowania Huffmana w układach programowalnych FPGA, Mat. Konferencji Metody i Systemy Komputerowe w Badaniach Naukowych i Projektowaniu Inżynierskim - Kraków 2001, s. 315-320
    19. Wiatr K.: Median and Morphological Specialized Processors for a Real-Time Image Data Processing, EURASIP Journal on Applied Signal Processing, Special Issue: Nonlinear Signal and Image Processing, New York, December 2001, s. 1-7

  • Rok 2000

    1. Wiatr K.: Dedicated Pipelined Architecture of Specialized Processors for Real-Time Image Pre-Processing, Proc. of the International Symposium on Robotics and Automation, Monterrey 2000, s. 301-306
    2. Wiatr K.: Hadamard Method for Image Coding in Real-Time Vision Systems, Proc. of the International Symposium on Robotics and Automation, Monterrey 2000, s. 307-312
    3. Wiatr K., Jamro E.: Implementation Image Data Convolution Operations in FPGA Reconfigurable Structures for Real-Time Vision Systems, Proc. of the IEEE International Conference on Information Technology: Coding and Computing ITCC'2000, Nevada 2000, IEEE Computer Society - Washington - Brussels - Tokyo 2000, s. 152-157
    4. Wiatr K., Russek P.: Embedded Zero Wavelet Coefficient Coding Method for FPGA Implementation of Video Codec in Real-Time Systems, Proc. of the IEEE International Conference on Information Technology: Coding and Computing ITCC'2000, Nevada 2000, IEEE Computer Society - Washington - Brussels - Tokyo 2000, s. 146-151
    5. Wiatr K., Jamro E.: Constant Coefficient Multiplication in FPGA Structures. Proc. of the 26th Euromicro Conference, Maastricht, Netherlands 2000, IEEE Computer Society - Washington - Brussels - Tokyo 2000, s. 252-259
    6. Wiatr K., Russek P.: Implementacja sprzętowa skalowalnego systemu kodowania obrazow wizyjnych wielkiej rozdzielczo¶ci w czasie rzeczywistym, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 46, z. 1, Warszawa 2000, s. 63-79
    7. Wiatr K., Jamro E.: Implementacja algorytmu konwolucji 2D w układach specjalizowanych VLSI oraz w procesorach ogólnego przeznaczenia i sygnałowych, Kwartalnik Elektroniki i Telekomunikacji PAN, t. 46, z. 4, Warszawa 2000, s. 553-587
    8. Wiatr K.: Wieloprocesorowa architektura procesorów sygnałowych dla potrzeb realizacji ¶redniego poziomu przetwarzania obrazów, Kwartalnik Elektrotechnika i Elektronika, Tom 19, Zeszyt 2, Kraków 2000, s. 82-89
    9. Wiatr K., Ryszko A.: Kodowanie obrazów wizyjnych z wykorzystaniem metody kompensacji ruchu implementowane w systemach czasu rzeczywistego. Kwartalnik Elektrotechnika i Elektronika, Tom 19, Zeszyt 2, Kraków 2000, s. 90-97
    10. Wiatr K., Sawka P.: Implementacja algorytmu entropijnego w dedykowanej architekturze sprzętowej pracuj±cej w czasie rzeczywistym. Kwartalnik Elektrotechnika i Elektronika, Tom 19, Zeszyt 2, Kraków 2000, s. 114-121
    11. Wiatr K., Jamro E.: Implementacja arytmetyki rozproszonej w układach programowalnych FPGA na przykładzie operacji konwolucji 2D, Kwartalnik Elektrotechnika i Elektronika, Tom 19, Zeszyt 2, Kraków 2000, s. 98-104
    12. Wiatr K., Russek P.: Skalowalna kompresja obrazów metod± Shapiro dla potrzeb systemów wizyjnych czasu rzeczywistego, Kwartalnik Elektrotechnika i Elektronika, Tom 19, Zeszyt 2, Kraków 2000, s. 105-113
    13. Ryszko A., Wiatr K.: Kompensacja ruchu jako metoda kodowania obrazów wizyjnych implementowana w systemach czasu rzeczywistego. Mat. Konf. - Krajowe Sympozjum Telekomunikacji, Bydgoszcz 2000, s. 110-119
    14. Sawka P., Wiatr K.: Sprzętowa implementacja algorytmu kodowania entropijnego pracuj±cego w czasie rzeczywistym. Materiały Konferencyjne - Krajowe Sympozjum Telekomunikacji, Bydgoszcz 2000, s. 228-237
    15. Russek P., Wiatr K.: Dedykowana architektura systemu skalowalnego kodowania obrazow wielkiej rozdzielczo¶ci w trybie czasu rzeczywistego. Mat. Konf. - Krajowe Sympozjum Telekomunikacji, Bydgoszcz 2000, s. 195-204

  • Rok 1999

    1. Wiatr K.: MISD Architecture of Specialized Processors in FPGA Structures for a Real-Time Video Data Pre-Processing. Proc. of the International Conference on Parallel and Distributed Processing Techniques and Applications, Las Vegas - Nevada 1999, CSREA Press, s. 1196-1202
    2. Wiatr K.: Dedicated System Architecture for a Real-Time Video Data Pre-Processing used Specialised Hardware Processors Implemented in FPGA Structures, Proc. of the IEEE International Workshop on Intelligent Signal Processing, Budapest 1999, s. 294-299
    3. Wiatr K.: Architektura MISD procesorów specjalizowanych w systemach wizyjnych czasu rzeczywistego na tle aktualnych prac badawczych. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 45, z. 2, Warszawa 1999, s. 251-277
    4. Wiatr K., Jamro E.: Implementacja algorytmu konwolucji 2D dla potrzeb przetwarzania obrazów w czasie rzeczywistym. Kwartalnik Elektrotechnika i Elektronika, Tom 18, Zeszyt 4, Kraków 1999, s. 157-169
    5. Wiatr K., Russek P.: Dedykowana architektura do kompresji obrazu wizyjnego w czasie rzeczywistym. Kwartalnik Elektrotechnika i Elektronika, Tom 18, Zeszyt 4, Kraków 1999, s. 150-156
    6. Wiatr K., Jamro E.: Obliczanie algorytmu konwolucji dla potrzeb przetwarzania obrazów w czasie rzeczywistym, Materiały II Krajowej Konferencji - Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim, Kraków 1999, s. 459-464
    7. Wiatr K., Russek P.: Specjalizowana architektura sprzętowa skalowalnego systemu kodowania obrazów wizyjnych wielkiej rozdzielczo¶ci w czasie rzeczywistym. Materiały II Krajowej Konferencji - Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim, Kraków 1999, s. 561-567
    8. Wiatr K.: Architektura potokowa specjalizowanych procesorów sprzętowych do wstępnego przetwarzania obrazów wizyjnych w czasie rzeczywistym. Materiały II Krajowej Konferencji - Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim, Kraków 1999, s.555-560
    9. Wiatr K.: Architektura potokowa specjalizowanych procesorów sprzętowych do wstępnego przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. Suplement, Kraków, Uczelniane Wydawnictwa Naukowo-Dydaktyczne AGH 1999

  • Rok 1998

    1. Wiatr K.: Dedicated System Architecture for Parallel Image Computation used Specialised Hardware Processors Implemented in FPGA Structures. International Journal of Parallel and Distributed Systems and Networks, Pittsburgh, 1998
    2. Wiatr K.: Pipelined Architecture of Specialised Reconfigurable Processors in FPGA Structures for Real-Time Image Data Pre-Processing. Proc. of the EUROMICRO International Conference: Digital System Design: Architectures, Methods and Tools, Vasteras - Sweden 1998, IEEE Computer Press, Washington-Brussels-Tokyo 1998, s. 131-138
    3. Wiatr K.: Analiza parametrów czasowych architektury potokowej specjalizowanych procesorów sprzętowych. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 44, z. 3, Warszawa 1998, s. 87-108
    4. Wiatr K., Russek P.: Sprzętowe architektury kompresji obrazu wizyjnego dla potrzeb przetwarzania w czasie rzeczywistym. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 44, z. 2, Warszawa 1998, s. 107-120
    5. Wiatr K.: Pipelined Architecture of Specialised Processors in FPGA Chips for a Fast Image Data Pre-Processing. Proc. of the 5th International Workshop on Systems, Signals and Image Processing-IWSSIP'98, Zagreb - Croatia 1998, s. 255-258
    6. Wiatr K., Gorgoń M.: Implementation and Optimization of FPGA Systems Designing in Real-Time Vision Systems. Proc. of the International Conference: Programmable Devices and Systems, Gliwice 1998, s. 135-142
    7. Salamon T., Uhl T., Wiatr K.: Szybkie prototypowanie układów sterowania z sygnałem wizyjnym w ¶rodowisku Matlab/Simulink/dSPACE. Mat. Konf. I Krajowe Warsztaty Technologii szybkiego prototypowania z wykorzystaniem procesorów sygnałowych, Kraków 1998, s. 65-72
    8. Wiatr K.: Architektura potokowa specjalizowanych procesorów sprzętowych do wstępnego przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego, Kraków, Uczelniane Wydawnictwa Naukowo-Dydaktyczne AGH 1998

  • Rok 1997

    1. Wiatr K.: Architektura specjalizowanych procesorów potokowych do obróbki wstępnej danych wizyjnych w czasie rzeczywistym, Kwartalnik Elektroniki i Telekomunikacji PAN, Zeszyt 1 - 1997, s. 121-148.
    2. Wiatr K.: A Dedicated Hardware Logic Processor for a Real-Time Image Data Pre-Processing, Proc. of the IASTED & IEEE International Conference: CONTROL'97, Cancun - Mexico, 1997, IASTED Acta Press, Anaheim-Calgary-Zurich, s. 207-210.
    3. Wiatr K.: Specialised Architecture of Dedicated Hardware Processors for a Real-Time Image Data Pre-Processing, Proc. of the EUROMICRO International Conference: Real-Time Systems, Toledo - Spain, 1997, IEEE Computer Press, Washington-Brussels-Tokyo, s. 180.
    4. Wiatr K.: Dedicated Hardware Processors for a Real-Time Image Data Pre-Processing Implemented in FPGA Structure, 9th International Conference on Image Analysis and Processing - ICIAP'97, Florence - Italy, 1997, Springer-Verlag, Berlin, vol. II, s. 69-75.
    5. Wiatr K.: Specialised Hardware Median Processor Implemented in FPGA Structure for Pipeline Architecture to a Real-Time Image Data Pre-Processing, Proc. of the Ninth IASTED International Conference: Parallel and Distributed Computing and Systems, Washington, 1997, IASTED Acta Press, Anaheim-Calgary-Zurich, s. 319-324.
    6. Wiatr K.: A pipelined Architecture of Specialised Hardware Processors in FPGA Structures for a Real-Time Image Data Pre-Processing, Image Processing & Comumunications, An International Journal, Published by the Institute of Telecommunications, Bydgoszcz, Poland, 1997, vol. 3, no. 1-2, s. 71-84.
    7. Wiatr K., Salamon T., Uhl T.: Realizacja sterowania wizyjnego w ¶rodowisku Matlab/Simulink/dSPACE, Krajowa Konferencja: Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim - podej¶cie mechatroniczne, AGH Kraków, 1997, s. 653-660.
    8. Wiatr K., Rajda P., Kasperek J.: Sposób i układ do przetwarzania sygnału wizyjnego, Patent RP nr P-300692 udzielony dnia 31.07.1997.
    9. Wiatr K., Laurowski Z.: Sposób i układ do kontroli kolejno¶ci faz napięcia trójfazowego, Patent RP nr P-299128 udzielony dnia 28.02.1997.

  • Rok 1996

    1. Wiatr K., Gorgoń M., Kasperek J., Rajda P., Russek P., Brzozowski I.: Programmable Logical Devices in Electronic Engineering Education. Proc. of the International Conference: Mixed Design of Integrated Circuits and Systems - MIXDES'96, ŁódĽ 1996, s. 606-610
    2. Wiatr K., Kasperek J.: Możliwo¶ci dopasowania sygnału standardowej kamery dla potrzeb potokowej obróbki danych w systemach wizyjnych czasu rzeczywistego. Elektrotechnika, t. 15, z. 2, Kraków 1996, s. 97-106
    3. Wiatr K., Rajda P.: Architektura potokowa procesorów specjalizowanych dla potrzeb cyfrowej obróbki sygnału wizyjnego w czasie rzeczywistym na przykładzie operacji konwolucji. Elektrotechnika, t. 15, z. 2, Kraków 1996, s. 119-136
    4. Wiatr K.: Pipelined Architecture of Reconfigurable Specialised Processors for a Real-Time Image Data Pre-Processing. Proc. of the IEEE International Conference on Signal Processing - ICSP'96, Beijing - China 1996, IEEE Press 1996, s. 649-652
    5. Wiatr K., Russek P.: Synchronizacja pracy procesorów w systemie do analizy obrazów wizyjnych w czasie rzeczywistym. Elektrotechnika, t. 15, z. 4, Kraków 1996, s. 335-346
    6. Wiatr K.: Rekonfigurowalna architektura procesorów potokowych do obróbki wstępnej danych wizyjnych w czasie rzeczywistym. Elektrotechnika, t. 15, z. 4, Kraków 1996, s. 291-301
    7. Wiatr K.: Reconfigurable Specialised Hardware Processors for a Real-Time Fast Image Data Pre-Processing. Proc. of the IASTED International Conference: Signal and Image Processing - SIP'96, Orlando - Florida 1996, Anaheim-Calgary-Tokyo, IASTED Acta Press 1996, s. 100-104

  • Rok 1995

    1. Wiatr K., Kasperek J., Rajda P.: FPGA application in real time pipeline image processing system. Proc. of the Conference: Programmable Devices and Systems PDS'95, Gliwice 1995, s. 65-69
    2. Wiatr K.: A Pipelined Multiprocessor Architecture for a Fast Image Data Pre-Processing in Real Time Applications. Proc. of the IASTED & IEEE International Conference: Signal and Image Processing - SIP'95, Las Vegas - Nevada 1995, Anaheim-Calgary-Zurich, IASTED Acta Press 1995, s. 13-16
    3. Wiatr K., Kasperek J., Rajda P.: Xilinx FPGA - Based Frame Grabber for Image Pre-processing. Proc. of the 7-th School: VLSI and ASIC Design, Wrocław 1995, s. 273-279
    4. Wiatr K.: System wieloprocesorowy do sterowania urz±dzeń w czasie rzeczywistym wykorzystuj±cy algorytmy analizy obrazów pochodz±cych z kamery wizyjnej o architekturze optymalizowanej ze względu na parametr szybko¶ci przetwarzania. Mat. Konf. Automatyka-Granty'95, Warszawa 1995, s. 78-88
    5. Wiatr K.: Rozpoznawanie kształtów i ruchu obiektów dla potrzeb sterowania urz±dzeń w czasie rzeczywistym z wykorzystaniem dedykowanych architektur systemu wieloprocesorowego i potokowej obróbki wstępnej danych obrazowych. Mat. Konf. Automatyka-Granty'95, Warszawa 1995, s. 162-170
    6. Wiatr K., Kasperek J., Rajda P., Russek P.: Sposób transmisji po magistrali do kilku odbiorców. Patent nr OWP-I-P/270 z dnia 12.7.1995

  • Rok 1994

    1. Wiatr K., Kasperek J., Rajda P.: Multiprocessor unit for a fast image data pre-processing in real time application. Proc. of the 5-th School: Computer Vision and Graphics, Wrocław 1994, s. 339-344
    2. Wiatr K., Kasperek J., Rajda P., Gorgoń M.: Układ procesorów potokowych do obróbki sygnału wizyjnego. Patent nr OWP-I-P/218 z dnia 20.4.1994

  • Rok 1993

    1. Wiatr K., Kasperek J.: Możliwo¶ci synchronizacji i optymalizacji parametru szybko¶ci przetwarzania systemu wieloprocesorowego poprzez przesyłanie informacji w trybie "Message Broadcast". ZN AGH, Automatyka, z. 67, Kraków 1993, s. 114-123
    2. Wiatr K., Rajda P.: Sprzętowe rozwi±zania pamięci dwuportowej dla potrzeb systemów wieloprocesorowych w standardzie VME. ZN AGH, Automatyka, z. 67, Kraków 1993, s. 125-141
    3. Wiatr K., Kasperek J.: Dopasowanie trybu dostępu do pamięci dynamicznych z możliwo¶ciami transmisji blokowej standardu VME. Elektrotechnika, t. 12, z. 3, Kraków 1993, s. 111-139
    4. Wiatr K., Rajda P.: Możliwo¶ci kształtowania komunikacji międzymodułowej dla różnych architektur software'u w systemie operacyjnym OS-9. Mat. Konf. Sztuczna Inteligencja i Cybernetyka Rozwoju - CIR '93, Warszawa 1993, s. 287-297
    5. Wiatr K., Rajda P., Kasperek J.: Sposób i układ do przetwarzania sygnału wizyjnego. Patent RP nr P-300692 z dnia 12.10.1993
    6. Wiatr K., Laurowski Z.: Sposób i układ do kontroli kolejno¶ci faz napięcia trójfazowego. Patent RP nr P-299128 z dnia 27.05.1993

  • Rok 1986

    1. Wiatr K., Szymowski A., Laurowski Z.: Układy wyj¶ciowe mikroprocesorowych sterowników przemysłowych. Pomiary, Automatyka, Kontrola, Nr 4, Warszawa 1986, s. 85-86

  • Rok 1985

    1. Wiatr K., Szymowski A., Laurowski Z.: Układy wej¶ciowe mikroprocesorowych sterowników przemysłowych. Pomiary, Automatyka, Kontrola, Nr 4, Warszawa 1985, s. 112-113
    2. Wiatr K., Szymowski A. i inni: Układ zabezpieczenia przeciwzwarciowego klucza pr±dowego. Patent PRL nr P-232029 z dnia 9.01.1985

  • Rok 1984

    1. Wiatr K., Szymowski A.: Jednoukładowy mikrokomputer przemysłowy współpracuj±cy z sieci± mikrokomputerów. Mat. Konf. Zastosowanie Mikroprocesorów w Nauce i Technice, Kraków 1984, s. 61-64
    2. Wiatr K., Laurowski Z., Po¶lednik A.: Wariantowe rozwi±zania układów wej¶cia-wyj¶cia systemów mikroprocesorowych, (Na przykładzie systemu mikroprocesorowego steruj±cego automatyczn± lini± obróbki wałków w FSE Tamel). Mat. Konf. Zastosowanie Mikroprocesorów w Nauce i Technice, Kraków 1984, s. 123-126
    3. Wiatr K., Orzechowski J., Po¶lednik A.: Sterownik przemysłowy zbudowany na bazie mikroprocesora INTEL 8080. Mat. Konf. Zastosowanie Mikroprocesorów w Nauce i Technice, Kraków 1984, s. 141-144
    4. Wiatr K., Szymowski A., Rumian R.: Transmisja informacji pomiędzy komputerami w warunkach silnych zakłóceń elektromagnetycznych na przykładzie systemu w KZE TELPOD. Mat. Konf. Zastosowanie Mikroprocesorów w Nauce i Technice, Kraków 1984, s. 149-152

  • Rok 1983

    1. Wiatr K., Szymowski A.: Generacja drgań sinusoidalnych w układzie sterowanym przebiegiem prostok±tnym. Pomiary, Automatyka, Kontrola, Nr 2, Warszawa 1983, s. 46-48
    2. Wiatr K., Laurowski Z., Po¶lednik A.: System mikroprocesorowy steruj±cy automatyczn± lini± obróbki wałków w FSE TAMEL. Mat. Konf. Zastosowanie Komputerów w Przemy¶le, Szczecin 1983, Tom II, s. 106-.109


www.kazimierzwiatr.pl © Copyright by Kazimierz Wiatr 2006, 2010